Электронный архив
Донецкого национального технического университета (г.Донецк)
Electronic archive of Donetsk national technical university (Donetsk)
 

eaDonNTU, Donetsk >
Научные труды ДонНТУ >
Серія: Інформатика, кібернетика та обчислювальна техніка >
Випуск 9 (132) >

Please use this identifier to cite or link to this item: http://ea.donntu.org/handle/123456789/8114

Title: Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD
Other Titles: Optimization circuit of Moore FSM realization on CPLD
Authors: Цололо, С.А.
Keywords: CPLD
аппаратурные затраты
программируемые логические устройства
Issue Date: 4-Jul-2008
Publisher: Донецкий национальный технический университет
Citation: Цололо С.А. Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD// Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 9 (132), Донецк, ДонНТУ, 2008. – С.211-214.
Abstract: Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given
URI: http://ea.donntu.edu.ua/handle/123456789/8114
ISSN: 1996-1588
Appears in Collections:Випуск 9 (132)

Files in This Item:

File Description SizeFormat
08tsarbc.pdf124.64 kBAdobe PDFView/Open

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.